首页 >>  科技  >> 芯片研发成本上升30%~50%,异构集成渐成新潮流

科技

芯片研发成本上升30%~50%,异构集成渐成新潮流
2019-11-06 14:19:16
[摘要] 吴欣指出,由于使用多次曝光,从20nm开始,芯片制造成本便上升很快。另一方面,设计成本也不断上涨,每一代至少增加30~50%的设计成本,主要是“人头费”。异构集成成为新潮流在芯片设计和制造成本越来越高

摩尔定律无效吗?近年来,这种讨论从未停止过。

随着芯片技术的不断发展,芯片设计和制造成本呈指数级增长。去年,两家大型芯片制造商相继放弃了先进技术的研发。同时,每一代先进技术与上一代相比,设计成本至少增加30%~50%。

“这项技术将继续发展,芯片的集成度将继续提高,但像过去一样,在不增加成本的情况下提高性能和降低功耗的做法已经不复存在。”近日,赛勒斯中央工程部芯片技术副总裁吴欣在接受第一财经记者(First Financial Reporters)独家采访时告诉记者,除了通过晶体管小型化继续增加密度外,异构集成(hi)也被认为是增强功能、降低成本的可行方法,是延续摩尔定律的新途径。

研发成本越来越高。

芯片行业是典型的人才密集型和资本密集型高风险行业。如果没有大量用户稀释成本,芯片成本将大幅上升。华为向媒体透露,7纳米麒麟980研发成本远远超过行业估计的5亿美元。紫光展锐的一名工作人员告诉记者,(5g调制解调器)的研发成本在数亿美元左右,因此光流尤其昂贵。团队也在不断投资,成千上万的工程师参与了这个项目。

一方面,制造成本正在上升。吴欣指出,由于使用多重图案,芯片制造成本从20纳米开始迅速上升。“最初一次曝光,现在两次:最初一台机器每天生产4000片晶片,现在两次曝光只能生产2000片晶片。一个晶片从头到尾需要几十个光刻步骤。如果光刻技术占设备成本的一半,一半需要两次曝光,成本将增加25%。”

作为芯片制造业的核心设备,光刻机越来越昂贵。“整个行业花了20到30年制造极紫外光,极紫外光将用于未来几代光刻技术中。一台euv光刻机可能要花费2亿美元。TSMC和英特尔的新技术生产线都需要十几个这样的设备。”吴欣告诉记者。

越来越高的成本也阻碍了晶圆厂的发展。全球铸造厂去年8月正式宣布,将放弃7纳米和更先进工艺的研发,并调整相应的研发团队,以支持增强的产品组合。此前,台湾联电还宣布,将放弃对12纳米先进制造工艺的投资。

市场研究机构Ic insights预测,未来五年,只有TSMC、三星和英特尔能够投资先进的制造工艺。在激烈的竞争下,定价压力肯定会继续燃烧。

另一方面,设计成本也在上升,每一代至少增加30-50%,主要是“人数”。吴欣表示,对于芯片设计,前一次迭代不需要考虑新的工艺问题,“只需要知道65纳米比90纳米小多少,就可以直接把设计放到90纳米到65纳米的工艺上,重新设计可以马上完成,整个工艺可以在半年或一年内完成。然而,现在7纳米和16纳米之间有许多不同,因此16纳米的设计不能直接放在7纳米上,必须从架构到设计再到后端做出许多改变。”

随着芯片设计变得越来越复杂,设计周期和人数将会增加。“过去设计需要一年,但现在需要两年;在过去的两年里,每年1000人的数量已经从2000人增加了四倍。”对于绝大多数芯片制造商来说,这无疑是一个非常大的负担。

因此,对于一些超大型数据公司正在构建自己的芯片这一现象,吴欣指出,“这些芯片可能不会赚钱,但谷歌、百度、阿里巴巴等数据公司会希望构建自己的芯片,因为这将使自己的搜索引擎和其他业务更加高效,并能在系统层面上享受利益。”

然而,对于初创企业来说,资金、人才和客户都存在问题。“即使它和谷歌一样大,tpu团队也不足以设计芯片和维持芯片迭代。它需要外包给芯片公司。其他初创公司有多少钱和多少人?”

异构集成成为新趋势

随着芯片设计和制造成本的不断提高,异构集成作为一种先进的封装技术越来越受到人们的关注。它被认为是增加芯片功能和降低成本的可行方法,也被认为是延续摩尔定律的新途径。

异构集成主要指将多个单独制造的组件封装在芯片上,以增强功能和提高工作性能。可以包装由不同工艺、功能和制造商制造的组件。通过这项技术,工程师可以将不同技术的小芯片组装在一个芯片库中,就像积木一样。

例如,吴欣说,“我们制造的第一个异构集成芯片是v2000t。如果当时没有使用异构集成,芯片会大得多。这么大的芯片产量太低了。一个12英寸的晶片当时只能生产两个通过产量测试的芯片。”

他解释说产量和面积不是线性的,而是指数的。“如果这个原本很大的芯片被分成四块,每个晶片可以有100个通过成品率测试的裸芯片,如果每四块组合成一个完整的芯片,可以有25个芯片。考虑到一些额外的损失,即使损失是一半,仍然还有12个。对于客户来说,他们不需要支付6倍的价格。”

以赛勒斯的fpga产品为例,吴欣告诉记者,通过采用异构集成技术,近几代fpga中逻辑单元的最大数量比单独的摩尔定律增加了70%甚至两倍以上。

然而,异构集成在继续摩尔定律的同时,也面临许多挑战,如可靠性、散热和测试困难。

更复杂的包装技术意味着测试也更困难。在传统的芯片测试中,封装一个芯片,然后作为一个整体进行测试。在系统封装中,每个小芯片的性能测试和整个系统的测试无疑使芯片测试更加复杂。

吴欣指出,异构集成并不简单,要使集成芯片具有与单片芯片相同的可靠性需要做大量工作。

同时,他强调,在异构集成时代,终端应用场景比功能越强越好更重要。“在摩尔定律的黄金时代,芯片技术从90纳米到65纳米到40纳米。不用说,40纳米绝对比65纳米好。然而,异构集成不是这样。能力越强,成本越高。没有比这更好的技术了。也就是说,您的产品最适合您选择的产品。”

热点

推荐

最新

精选

© Copyright 2018-2019 b96jams.com 四屏网 Inc. All Rights Reserved.